VHDL - Tutorial (Italiano): Progettare e simulare FPGA in linguaggio VHDL da subito!

by Marcello Aprile

Questo tutorial vuole essere una guida completa ma di facile e rapida consultazione ed è rivolto a tutti i progettisti hardware che intendono specializzarsi nella realizzazione di logiche programmabili in vhdl, è stato scritto in maniera molto sintetica e copre tutte quelle conoscenze che sono necessarie allo scopo sopra citato. E' richiesta almeno una conoscenza di base dei concetti riguardanti la
progettazione di circuiti digitali tradizionali.
Sono volutamente omessi tutti gli "items" che pur facendo parte del mondo vhdl non possono essere utilizzati per la progettazione di logiche in quanto non sintetizzabili o simulabili è composto da sei parti :

nella PRIMA vi è un introduzione con spiegazione dei concetti base e una
descrizione di alcune funzioni presenti nei "package" standard;

nella SECONDA sono spiegati in ordine alfabetico tutti gli "statement"
del vhdl con sintassi, allocazione ed esempi ;

nella TERZA viene descritto lo svolgimento del progetto ed annesso vi è
un Template da copiare come guida per la stesura di un nuovo progetto,
questo è scritto in modalita' "-- tutto commento" in modo da poterlo
includere come aiuto temporaneo fino alla stesura finale.

nella QUARTA sono elencati una serie di piccoli progetti testati e
funzionanti, molto utili per fare esercitazioni.

nella QUINTA viene affrontata la tematica di test : Test-bench ed annesso
vi è un relativo Template anche esso scritto in modalita'
"-- tutto commento".

nella SESTA ed ultima parte vengono trascritti i package di base
standard.vhd, numeric_std.vhd, std_logic_1164.vhd

526 pages, Kindle Edition

Published August 7, 2014